Anciens Travaux:
Projet de fin d'étude d'ingénieur:
Etude et implémentation d'algorithmes parallèles de DATA MINING.
Ce projet a été réalisé au sein de la Faculté des Sciences de Tunis et a été dirigé par Mr Mohamed JEMNI, Mr Yahia SLIMANI et Mlle Khadija AROUR.
Résumé :
Ce projet comporte une étude des techniques de Data Mining, ces objectifs et ses domaines d’application, suivie d’une présentation d’un ensemble d’algorithmes séquentiels et parallèles de recherche des règles associatives et cela pour aboutir à l’objectif finale qui consiste à étudier et implémenter les deux algorithmes parallèles Data Distribution et Intelligent Data Distribution.
Mots clés : Data Mining, programmation parallèle, performances, Machine parallèle SP2.
Abstarct :
This project includes a study of Data Mining techniques, its aims and its application’s domains, followed by a presentation of some sequential and parallel algorithms searching associations rules. The final goal consists on the study and the implementation of the two parallel algorithms Data Distribution and Intelligent Data Distribution.
Key Words : Data Mining, parallel programming, parallel machine SP2.
Cliquez pour télécharger une version PDF (Mémoire ; Présentation).
Projet de Master2:
Integration d'outils d'analyse de performances (MAQAO & Kerbe) dans la plateforme Eclipse.
Ce projet a été réalisé au sein du laboratoire PRISM à l'Université de Versailles Saint Quentin en Yvelines et a été dérigé par Mr Denis BARTHOU.
Résumé:
L'avancée de la technologie et de l'architecture des processeurs a permis de multiplier rapidement les performances maximales des processeurs ; cependant les applications s'exécutant sur ces processeurs n'atteignent jamais ces performances maximales. En effet nous avons toujours observé un fossé entre les performances maximales théoriques des processeurs et les performances réelles mesurées sur des applications pratiques. Cette différence entre les performances annoncées et mesurées a été à l'origine de l'émergence des outils d'analyse et d'optimisation des performances. Dans ce projet, notre contribution dans ce domaine par le plugin Eclipse « Maqao & Kerbe » obtenue en intégrant les outils Maqao et Kerbe à la plateforme Eclipse. Dans ce mémoire vous trouverez les étapes de développement de ce plugin et son mode d'utilisation.
Mots clés : Analyse, Optimisation, Performance, Itanium, Vtune, Eclipse, Maqao, Kerbe.
Abstract:
The progress of the technology and the architecture of the processors made it possible to quickly multiply the maximum performances of the processors; however, the applications being carried out on these processors never reach these maximum performances. Indeed, we always observed one distorted between the theoretical maximum performances of the processors and the real performances measured on practical applications. This difference between the announced and measured performances was at the origin of the emergence of the tools for analysis and optimization of the performances. In this project, our contribution in this field by the Eclipse plug-in « Maqao & Kerbe » obtained by integrating the tools Maqao and Kerbe into the Eclipse platform. In this memory you will find the stages of development of this plug-in and its mode of use.
Key Words : Analyse, Optimisation, Performance, Itanium, Vtune, Eclipse, Maqao, Kerbe.
Cliquez pour télécharger une version PDF (Mémoire ; Présentation).
En prime vous aves un extrait video de ma soutenance.
Téléchargez ici VideoLan un lecteur multimédia libre universel.
Travaux en cours:
Projet de thèse:
Modélisation d'une architecture générique pour traitement d'images et traitement de signal.
Contexte:
Ce projet de thèse est proposé dans le cadre des activités du laboratoire « Architectures Avancées » de Thales Research and Technologies.
Le laboratoire a pour objectif d’identifier des solutions (principalement d’ordre architecturale) qui permettent d’optimiser la densité de puissance de calcul et la productivité des développements des applications de type traitement embarqué (traitement du signal et traitement d’image).
Pour cela, le laboratoire travaille notamment conjointement avec l’équipe dédiée aux aspects atelier de développement d’application dont le principal objectif est de proposer un flot de conception allant de l’application à l’implémentation.
Un des thèmes majeurs adressés par le laboratoire est le domaine du traitement reconfigurable (avec notamment des partenariats industriels et académiques dans le cadre de projets européens menés par l’équipe). Ce type de solution est perçu comme prometteur pour satisfaire les objectifs visés.
Un des points durs des solutions fondées sur les composants reconfigurables est qu’ils laissent un champ trop ouvert au concepteur d’applications. Ceci conduit le laboratoire à rechercher des solutions (architectures, interfaces de programmation, …) pour réduire la complexité du problème.
La raison d’être du laboratoire est d’identifier des synergies entre les différents domaines d’application des divisions de Thales. On s’attache donc à identifier des architectures présentant un nombre significatif de caractéristiques communes.
objectif :
Compte tenu des objectifs du laboratoire en terme de solutions génériques et intégrées, un type de solution envisagé est une architecture de type « SPMD on Chip» générique. Cette voie envisagée mais qui n’a pas encore été détourée, consisterait en une architecture parallèle à base de processeurs élémentaires assument un traitement parallèle des donnés st si possible qui offrirait une séparation claire des aspects échange et traitement.
L’objectif de Thales est la vérification de la pertinence d’une telle architecture pour un champ d’application englobant TS Radar, TS guerre électronique, traitement d’image,… cela passe par un état de l’art des architectures parallèle dédiées au TS/TI pour ensuite définir les grandes lignes de cette architecture.
La thèse comprend notamment l’identification des options nécessaires pour optimiser cette architecture pour chacun des différents domaines visés (options spécifiques par domaines), la définition détaillée de l’architecture, la précision du flot de design nécessaire pour concevoir une application sur cette architecture, une étude de comptabilité avec une approche hétérogène (plusieurs types de PE qui cohabitent et/ou qui se succèdent) dans l’optique d’une extension vers des possibilités de reconfiguration partielle de l’architecture.
Lieu:
THALES Research & Technologies (TRT)
RD 128 - 91767 PALAISEAU cedex.